(19) 日本国特許庁 (JP)

(1)特許出願公開

⑫ 公開特許公報(A)

昭55-17240

⑤ Int. Cl.³
B 60 L 3/00
B 61 L 3/08

識別記号

庁内整理番号 6903-5H 7304-5H ❸公開 昭和55年(1980)2月6日

発明の数 1 審査請求 未請求

(全 4 頁)

❷ATC用制限速度選別装置

②特 願 昭53-88614

❷出 願 昭53(1978) 7月20日

⑦発 明 者 橋本昌蔵

浦和市上木崎1丁目13番8号日本信号株式会社与野工場内

⑩発 明 者 宏斉博次

浦和市上木崎1丁目13番8号日本信号株式会社与野工場内

⑦出 願 人 日本信号株式会社

東京都千代田区丸の内三丁目3

番1号

切代 理 人 弁理士 石井光正

明細溝

1. 强明の名称

ATC用制限速度識別裝置

- 2. 特許請求の範囲
 - (I) 並列二重系ATC (ATS を含む。以下同じ) 引信器を用いる ATC用制限速度適別装置にお いて、各制脳速度について調当てられた各チ ヤンオルごとに、当該チャンオル用の二系の ATC信号検出回路の信号検出出力を入力とさ れる第1アンド回路と、前記二系の検出回路 の信号検出出力を入力とされる第1オア回路 と、この解1オア国路の出力と各チャンネル について設けた前配第1アンド回路の出力と を入力とされるノア回路からの出力とを入力 とされる第2アンド回路と、及び前記第1ア ンド回路の出力と第2アンド回路の出力を入 力とされる第2オア回路とからなる判定回路 を設け、各判定回路の前配第2オア回路の出 力で下位優先回路を構成する各チャンネルに 対応する受信リレーをそれぞれ動作させるよ

うにしたととを特徴とする ATC用制限速度避 開設度。

- (2) 判定回路の各機成回路、前記判定回路とチャンネルを共通にする受信リレー及びノア回路が、前記判定回路とチャンネルを共通にする ATC信号検出回路の信号検出出力を駆動で 力としていることを特徴とする(I)項に記載のATC用制限速度級別装置。
- 3. 発明の詳細な説明

この発明は並列二重系受情器を用いるATC(自動列車制御)又はATS(自動列車停止装置)用制限速度過期装置に関するものである。

ATC(ATSを含む。以下同じ。)はある区間における軌道又はループに、当該区間における 利車の選行条件を指定する信号を地上から送信し、車上の受信器でそのATO信号を受信して列車の選行を制御するものであるが、信頼度を向上させるため、各チャンネルのATO信号に対して設ける受信器を並列二度系にすることが採用されている。そして、同時に2チャンネル以上

特開昭55-17240(2)

のATC信号が検出された場合は、安全側の制限 **建度を選択するようにした下位優先回路が用い** られている。しかしながら、従来の並列二重系 受併器を用いる制限速度避別装置においては、 ・第一系と第二系のいずれかの検出回路が信号検 出出力を出したときに、その出力を下位優先回 路に入力させているから、あるチャンネル用の 険出回路が実際の地上からの送信と合致して二 系とも信号検出出力を出したときに、同時に他 の下位チャンネル用の検出値路の一つの系が終 動作により信号検出出力を出力した場合は、下 位優先同路からは二系とも信号検出出力を出力 している検出回路からの信号検出出力がATC速 度信号として出力されずに、誤動作した下位チ ヤンネルの一系のみの信号検出出力が ATC速度 信号として出力されてしまい、このために不要 な制動が行なわれる欠点があつた。

との発明は並列二重系受信器を用いる ATC用制限速度過別装置において、いずれかのチャンネルで二系とも信号検出出力を出力している場

合は、他のチャンネルにおける摂動作等による 一系のみの信号検出出力を提集し、こかも現なる チャンネルにおいてそれぞれ一系のみは号検出 出力を出している場合、および二系とも信号校 出出力を出している場合は、下位チャンネルの 信号検出出力をATC速度信号とすることにより、 不要な制動を排除し、情報の信頼度を一段と向 上させることを目的とする。

る第2 オア回路とからなる判定回路を散け、 その判定回路の前記第2 オア回路の出力で下位優先開路を解成する当該チャンネル用の受信リレーを動作させるようにした。

Ci ~ Cnはそれぞれ一つのチャンネルについて

二電に設けられた一対の検出回路 V,RA、V,RB~VnRA、VnRBに接続された判定回路であり、いずれも同一の構成を有する。代表的に判定回路 C,に 基いてその構成を説明すると、判定回路 C,に 基いてその構成を説明すると、判定回路 C,に 基いてその構成を説明すると、判定回路 C,に 基いてその構成を説明すると、判定回路 C,に 基いてその構成を説明すると、判定回路 C,RAの信号検出出力とを決しまれる。第1 アンド回路 1 と、前記二つの検出回路 V,RA、V,RBの信号検出出力を入力とされる第1 オア回路 2 と、各チャンキルに対路の出力を入力とされる場合で、各チャンド回路の出力を入力とされる第2 アンド回路 5 の出力を入力とされる第2 アンド回路 1 、3 の出力を入力とされる。第2 オア回路 4 とから構成されている。

そして、各判定回路 Ci ~ On の第 2 オア回路 4 の出力により、各チャンネルに対して散けられた受信リレー Vi R ~ Vo R を動作させるようになっている。受信リレー Vi R ~ Vo R は既知の下位優先回路 D を構成する各接点を動作させるようになっており、下位優先回路 D は、どの接点が動

作されるかにより、それぞれ各チャンネルのATO 信号に対応する ATC速度出力 Vi ~ Vnを出力する ようになつている。

第2図は第1図に示された判定回路Ci及びノ 7回路5の具体例を示すものであり、第1アン ド回路 1 を第1 系検出回路 Vi RAの 個号検出出力 をコレクタ入力とされ、第2系検出回路 Vi RBの 倡号検出出力をベース入力とされるトランジス タ Tr: で構成し、かつ、エミッタ出力を受信り レーViRの配動電力とするように設けており、 各チャンネルに共用されるノア回路5を、各チ ヤンネルの判定回路の前記第1アンド回路1の トランジスタの主ミツタ出力をペースに印加さ . れるトランジスタ Trg のコレクタ 側にリレー R を設けて構成し、第2アンド回路8を二つの検 出回路 Vi RA, Vi RBの出力を入力すると第1オ プ回路 2 と前記第1 アンド回路 1 のエミッタ出 力を一つの入力とする第2オア回路4との間に 前記リレーBの可動後点を設けて構成してあるc di ~ dnは整流用ダイオードである。

とのような判定回路の構成による作用を説明すると、第1 ナヤンネルの二系の検出回路 V1RA, V1 RBがともに信号検出出力を出したときは、第1 アンド回路 1 のトランジスタが ON して第1系 検出回路 V1RAからの出力により受信リレー V1R が動作する。 これと同時に、トランド回路 1 の出力により アンド回路 5 の トランド回路 1 の出力により アでにを ON さ で の から、 リレー R が動作される。 このため、 第2 アンド回路 8 が開くので、 第1 オア回路 2 の と で から、 第2 アンド回路 8 が開くので 1 オア回路 2 の 的に 1 カー R は他のチャンネルのする。 可動接点を動作される。

従つて、一つのチャンネルの両系の検出回路が信号検出出力を出している状態下において、他のチャンネルの各対の検出回路の一つの系のみが故障などにより信号検出出力を出したときは、第2アンド回路3がリレーRによりアンド

条件の充足を阻害されているので、当該チャン ネルの受信リレーは動作されない。

また、 都一系検出回路 V, RAが出力せず、 第二系検出回路 V, RBのみが出力する場合は、 第1アンド回路 1 は出力しないので、他のいずれのチャンネルの検出回路も第一,第二系が同時に出力するものがないときは、リレーRが復旧し、 第2アンド回路 3 が閉じているので、 前記第二系検出回路 V, RBの信号検出出力により受信リレー V, Rが動作される。

同時に複数のチャンネルの検出回路が第一、第二系とも出力した場合、又は同時に複数のチャンネルの一つの系のみの検出回路が出力した場合は、当数チャンネルに対応する受信リレーが同時に動作されることとなるが、この場合は前述した下位優先回路Dにより従来と同様に下位チャンネルの受信リレーに基いて下位速度信号がATC信号として選択される。

第1図に示された論理回路を第2図に示した 実施例のように構成した場合は、校出回路の出 力電力を受信リレーの彫動電力として用いるので、検出回路の信号検出出力がない状態において動理回路構成部品が故障しても、受信リレーが動作することはない。たとえば、トランジスタTr.の開放等の故障があつたとしても、第一、第二系検出回路 V.RA.V.RBともに出力しないときは、受信リレー V.R.が動作されないことは勿論であるが、片系に異常な信号検出出力があつたとしても、その後の下位優先回路 D で上位信号が出力されることはない。従つて、ATC受信回路としてのフェイルセーフ性を摂りことはない。

以上のように、この発明によれば、各制限速度について割当てられた各チャンホルのでは、当該チャンホル用のご系の検出回路からの信号検出出力を入力とされる第1アンド回路と、この第1オア回路の出力について設けた前配第1アンド回路の出力を入力とされるノア回路からの出力

特開昭55-17240(4)

とを入力とされる第2アンド回路と、及び前記 第1 アンド回路の出力と第2 アンド回路の出力 を入力とされる第2オア回路とからなる判定回 路を設け、各判定回路の前記第2オア回路の出 力で下位優先回路を構成する当該チャンネル用 の受信リレーを動作させるようにしたから、高 位速度のATC信号が送信されている場合に、高 位チャンネルの検出国路が二系とも出力し、低 位チャンネルの検出回路が設動作により一系の み出力したときは、二系とも出力している検出 回路の出力がATC速度信号とされるため、不要 な制励が行なわれることが防止され、また、彼 数のチャンネルの検出回路が二系とも出力した とき、又は複数のチャンネルの検出回路が一系 のみ出力したときは、下位優先回路の作用によ り、安全側の低位チャンネルの検出回路の出力 がATC速度信号とされる。

また、実施態様項に配載の発明によれば、判 定回路の各種成回路,ノア回路,並びに受信リ レーは、各チャンネルの検出回路の信号検出出 力を駆動電力としているので、これらが放際したときには、受信リレーが動作されないため、 フェイルセーフ性が一層向上される利点がある。

4. 図面の簡単な説明

第1 図はこの発明の要部を示すブロック図で あり、第2 図は第1 図中の一部の回路の具体例 を示す回路図である。

V ··· ATC 信号

RA, RB ··· 受信器

V,RA~VnRA,V,RB~VoRB… 檢出回路

C1~ Cn ··· 判定回路

V₁ R ~ V_n R … 受信リレー

D -- 下位 優先回路


1 … 第 1 アンド 回路

2 … 第 1 オ ア 回 路

3 … 第 2 アン ド回路 (第 2 図ではノ ア回路のイ)

4 … 第 2 オ ア 回 路

5 … ノ ア 回 路 (第2 図ではインパート条件を上₎



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

55-017240

(43) Date of publication of application: 06.02.1980

(51)Int.CI.

B60L 3/00

B61L 3/08

(21) Application number: 53-088614 (71) Applicant: NIPPON SIGNAL CO

LTD:THE


(22)Date of filing: **20.07.1978** (72)Inventor:

HASHIMOTO AKIZO

KOUSAI HIROTSUGU

(54) SPEED LIMIT SELECTOR DEVICE FOR ATC

(57) Abstract:



PURPOSE: To increase information reliability in a speed limit selector device that uses a parallel dual system receiver by suppressing, when two systems give signal detection outputs in any channel, the signal output of one system of other channel.

CONSTITUTION: When both of two detection circuits V1RA and V1RB of the first channel detect an ATC signal received through the antenna on a vehicle and give off signal detection outputs, the input voltage is applied to the base of transistor Trl of the first AND circuit, the transistor becomes ON, and receiving relay V1R is operated by the output from first detection circuit V1RA. At the time, the output of first AND circuit 1, i.e., the emitter voltage of Tr1, makes Tr2 of NOR circuit 5 ON and relay R is operated. By this, second AND circuit 2 is opened and the output

of first OR circuit is not applied to receiver relay V1R. Thus, fail-safe reliability is increased.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office